Obiettivi raggiunti: efficienza e consumi
EFFICIENZA E CONSUMO IN FASE “ON” & “OFF”
Come scritto nella pagina precedente, l’utilizzo della tecnologia Tri-Gate rispetto alle soluzioni PDSOI e FDSOI hanno portato al raggiungimento degli obiettivi posti da Mark Bohr.
Iniziamo con il descrivere come viene raggiunta la massimizzazione del flusso in fase di “ON” e la minimizzazione in fase di “OFF”.
Il primo grafico mostra la curva inerente al passaggio di elettroni in base al voltaggio utilizzando l’attuale tecnologia planare.
Notiamo che anche in fase di “OFF” ovvero quando non vi deve essere passaggio di elettroni, vi è comunque un minimo passaggio; ovviamente si tratta di dati veramente microscopici.
Il secondo grafico ci mostra come l’utilizzo della tecnologia Tri-Gate riduce sensibilmente (un ordine di grandezza) il passaggio di elettroni in fase di “OFF”.
Nell’ultimo grafico messo a disposizione riguardante il rapporto flusso/voltaggio, possiamo notare che tale tecnologia permette, a parità di flusso, l’abbassamento del voltaggio necessario, infatti possiamo vedere come la curva del Tri-Gate diventa immediatamente più ripida nel caso in cui si utilizza lo stesso punto di origine della curva “planare”.
EFFICIENZA E CONSUMO IN FASE DI SWITCH
Altro obiettivo importante secondo Mark Bohr e gli ingegneri Intel è la diminuzione del gap di tempo che si viene a creare durante la fase di switch del segnale da “OFF” a “ON” e viceversa. Il ritardo di switch da una fase all’altra è ovviamente inversamente proporzionale alla frequenza di clock a cui può funzionare il transistor. Se infatti l’intervallo tra due cicli di clock è inferiore al tempo necessario al transistor per “switchare” il segnale di uscita del transistor potrebbe essere non valido e quindi interpretato erroneamente. Ecco quindi che diminuire il ritardo di transizione significa poter incrementare le frequenze di esercizio.
I grafici qui sopra riportati mostrano il tempo, espresso in nanosecondi sull'asse delle ordinate, che intercorre tra il cambio di status, da “ON” ad “OFF” e viceversa rispetto al voltaggio utilizzato, riportato sull'asse delle ascisse; più è basso il voltaggio e più elevato sarà il tempo che intercorre durante la fase di switch.
La prima immagine mostra il tempo di delay che impiega un transistor attuale, a 32nm con tecnologia planare.
Spostandoci al grafico subito accanto notiamo la curva inerente ad un transistor avente struttura planare con processo produttivo a 22nm; notiamo che vi è un interessante incremento delle prestazioni ma nonostante questo abbassando il voltaggio il tempo di delay è comunque elevato.
Il terzo grafico mostra invece la nuova tecnologia Tri-Gate di Intel; il tempo di switch si riduce drasticamente diventando addirittura il 37% più veloce rispetto alla tecnologia planare a 32nm applicando un basso voltaggio.
Aumentando il voltaggio il gap si riduce facendo comunque registrare un miglioramento del 18%.
Il diagramma adiacente mostra sempre la tecnologia tridimensionale di Intel a 22nm; in questo caso viene messa in mostra la riduzione di voltaggio necessario, pari a 0.2V e quindi un risparmio energetico nell'ordine del 50%.
Intel sembra essere riuscita quindi a raggiungere gli obiettivi cercati da Mark Bohr e i ricercatori dell'azienda di Santa Clara riducendo i consumi ed aumentando l'efficienza senza incorrere in un aumento dei costi molto elevato.